AMD e TSMC inaugurano l'era dei 2 nm con la CPU EPYC Venice: cosa cambia

In un contesto altamente competitivo e in rapida evoluzione come quello dell’high-performance computing (HPC), AMD sorprende annunciando l’avvenuta messa a punto del primo Core Complex Die (CCD) della futura CPU EPYC di sesta generazione, nome in codice Venice, basata sul nodo a 2 nm di TSMC. Il traguardo raggiunto segna non solo un’importante pietra miliare per AMD, ma anche la maturità industriale del processo produttivo N2 di TSMC, il primo dell’azienda taiwanese a implementare transistor Gate-All-Around (GAA) di tipo nanosheet.

AMD Zen 6 e il futuro segnato da EPYC Venice

L’architettura Zen 6, cuore di Venice, rappresenta la prossima evoluzione proposta da AMD per il segmento server e data center, con un debutto previsto nel 2026. La scelta del processo N2 per la produzione dei CCD indica una volontà precisa: spingersi ai limiti dell’efficienza energetica e della densità computazionale.

Il CCD è un’unità modulare della CPU che racchiude al suo interno i core della CPU, cache L2 per ogni singolo core, cache L3 condivisa tra i core del CCD, interfacce per comunicare con altri CCD o con il die di I/O. L’approccio modulare con CCD separati offre numerosi vantaggi:

• Scalabilità: si possono combinare più CCD per costruire CPU con un numero elevato di core (es. fino a 96 core con EPYC Genoa).
• Rendimento produttivo (yield): è più semplice e meno costoso produrre più die piccoli (CCD) rispetto a un unico grande die monolitico.
• Flessibilità: AMD può riutilizzare lo stesso CCD in diverse famiglie di prodotti, riducendo costi di progettazione e produzione.

A differenza delle generazioni precedenti, Venice è il primo progetto HPC su scala industriale ad essere sviluppato sul processo costruttivo N2 di TSMC: la CPU è già nella fase dei test iniziali e la società guidata da Lisa Su ha di fatto già in mano un pezzo di silicio funzionante sul quale costruire la fase successiva di sviluppo.

TSMC N2: gate-all-around per l’HPC di nuova generazione

Come abbiamo spiegato nell’articolo citato in precedenza, il nodo N2 di TSMC introduce un cambiamento paradigmatico rispetto al precedente processo N3 (3 nm), adottando per la prima volta transistor GAA su nanosheet. Questa tecnologia permette:

• Una riduzione del consumo energetico tra il 24% e il 35% a parità di prestazioni.
• Un incremento prestazionale del 15% a parità di tensione.
• Un miglioramento della densità di transistor pari a 1,15 volte rispetto a N3.

Questi risultati sono resi possibili anche grazie al framework NanoFlex, che consente di adattare con precisione la geometria dei nanosheet alle esigenze specifiche dei chip ad alte prestazioni.

La collaborazione AMD-TSMC come forza trainante dell’innovazione

Secondo le dichiarazioni congiunte di Lisa Su, CEO di AMD, e C.C. Wei, CEO di TSMC, la collaborazione fra le due aziende è al centro del nuovo successo tecnologico. AMD non solo è cliente di punta per il nodo N2, ma è anche coinvolta direttamente nella produzione sul territorio USA (in linea con l’impostazione impressa dall’amministrazione Trump) presso l’impianto TSMC Arizona Fab 21.

È significativo che AMD abbia validato con successo anche i CCD della quinta generazione di EPYC presso l’impianto di Fab 21, consentendo la produzione domestica di alcuni modelli attuali.

La scelta vuole consolidare il ruolo del Paese a stelle e strisce come come hub produttivo di chip avanzati, supportato anche dalle misure del CHIPS Act.

Intel 18A vs TSMC N2: la corsa ai nodi avanzati

L’annuncio di AMD arriva in un momento critico per Intel, che ha recentemente rimandato l’introduzione della sua architettura Xeon Clearwater Forest, basata sul nodo 18A, alla prima metà del 2026. Sebbene Intel sostenga che il proprio nodo offra vantaggi concreti, TSMC mantiene la sua posizione di leadership in termini di densità e capacità di produzione su larga scala. Il fatto che AMD abbia già in mano un silicio N2 funzionante rappresenta una vittoria temporanea sul fronte dell’esecuzione.

In un altro articolo abbiamo confrontato TSMC N2 con Intel 18A, l’asso nella manica che l’azienda di Santa Clara deve sbrigarsi a giocare. Per restare competitiva e guadagnare il favore del mercato.

Gli EPYC Venice si porranno in concorrenza diretta con i futuri Intel Xeon, proponendosi come prodotti ai massimi livelli sul piano delle performance per Watt. Probabile che la configurazione Venice possa spingersi oltre gli attuali 96 core per socket degli con EPYC Genoa, potenzialmente avvicinandosi o superando la soglia dei 128 core per chip.

Credit immagine in apertura: AMD