AMD Zen 7 userà chip a 1,4 nm: ecco cosa cambia davvero

AMD guarda già oltre Zen 6 e pianifica un salto generazionale che riguarda sia il processo produttivo sia la struttura fisica dei chip.

Secondo le informazioni emerse nelle ultime ore, l’architettura Zen 7, identificata internamente con il nome in codice “Grimlock”, dovrebbe arrivare nel 2028 su nodo TSMC A14, la futura tecnologia produttiva spesso indicata come 1,4 nm. Il progetto includerebbe anche l’adozione del packaging FOPLP, una soluzione avanzata che AMD considera cruciale per aumentare densità, efficienza energetica e banda di comunicazione interna tra chiplet.

TSMC A14 e FOPLP: cosa cambia davvero nella struttura dei chip

Il nodo TSMC A14 rappresenta l’evoluzione del processo A16 annunciato recentemente dalla fonderia taiwanese.

La nomenclatura commerciale non corrisponde a una misura fisica diretta del transistor, ma identifica una nuova generazione produttiva con densità e caratteristiche elettriche superiori. TSMC prevede transistor Gate-All-Around evoluti, successori degli attuali FinFET: strutture in cui il gate circonda completamente il canale, migliorando controllo elettrico, riduzione delle perdite e comportamento energetico alle basse tensioni. AMD potrebbe sfruttare questi vantaggi per aumentare il numero di core mantenendo consumi relativamente contenuti, con benefici anche sulla densità SRAM e sulla cache 3D V-Cache, leva prestazionale centrale nelle ultime generazioni Ryzen ed EPYC.

Sul fronte packaging, il cambiamento più rilevante riguarda l’adozione del Fan-Out Panel Level Packaging. A differenza delle soluzioni più convenzionali su wafer circolari, il FOPLP lavora su pannelli rettangolari di grandi dimensioni, migliorando l’utilizzo della superficie produttiva e riducendo i costi per unità con package complessi multi-chiplet. I vantaggi tecnici includono maggiore densità di interconnessione, minore spessore del package, riduzione della resistenza elettrica e migliore gestione termica. Nei processori AI e server, dove CPU, acceleratori e memoria HBM devono comunicare con latenze minime, questa tecnologia potrebbe diventare determinante.

Come Zen 7 ridisegna il modello chiplet di AMD

AMD ha trasformato il design modulare in un elemento centrale della propria strategia fin dai primi EPYC.

Con Zen 7 l’azienda potrebbe spingere la segmentazione ancora oltre: cache dedicate, acceleratori AI, controller memoria e unità specializzate diventerebbero moduli indipendenti collegati tramite interconnessioni ad altissima velocità. Una struttura simile avrebbe senso soprattutto nel datacenter, dove i carichi AI richiedono enorme banda memoria e parallelismo, permettendo di adattare i prodotti a scenari diversi senza riprogettare un die monolitico da zero.

Il confronto con Intel e NVIDIA è diretto. Intel investe su Foveros ed EMIB per configurazioni tridimensionali e ibride; NVIDIA punta su package sofisticati per le GPU AI Blackwell e Rubin. AMD parte però da una posizione consolidata: utilizza architetture chiplet su larga scala da anni e possiede esperienza reale nella gestione delle latenze tra die separati. Più chiplet significa però anche alimentazione, dissipazione termica e integrità del segnale più complessi da controllare.

Le tempistiche collocano Zen 7 in un mercato probabilmente molto diverso da quello attuale, con acceleratori AI proprietari di Microsoft, Google, Amazon e Meta sempre più presenti nei datacenter. AMD sembra rispondere puntando su tre direttrici: miniaturizzazione estrema, packaging avanzato e modularità spinta. Se le indiscrezioni verranno confermate, Zen 7 potrebbe segnare uno dei cambiamenti più profondi nella storia recente del processore x86.