Processori e memorie: la tecnologia Nanosheet per i transistor renderà FinFET obsoleta

La tecnologia FinFET, per anni utilizzata nei processori di tutte le aziende del mondo e anche nelle memorie RAM, sembra ormai essere arrivata al capolinea. Essa è destinata a lasciare spazio a un nuovo e più evoluto concetto di transistor: Nanosheet.

La litografia determina quanti transistor possono essere perfettamente incisi per millimetro quadrato sul wafer di silicio, ma non ne determina vantaggi elettrici. L’architettura dei transistor è cosa forse ancora più importante ma adesso che i produttori di semiconduttori si sono spinti ai limiti della fisica, i due aspetti non possono che andare sempre più di pari passo.

Un transistor ha una funzione di base molto semplice: deve spegnersi e accendersi (sono infatti due gli stati che può assumere). Per consentire o bloccare in maniera precisa il passaggio della corrente, il transistor deve essere progettato ponendo attenzione su diversi aspetti. Mantenere “corto” il gate permette una maggiore precisione nel controllo della corrente e allo stesso tempo consente di avere più transistor per millimetro quadrato. Accorciare troppo il gate, però, può portare a un decadimento delle prestazioni.

La tecnica pitch to shrink ha permesso ai produttori di migliorare il comportamento dei transistor, un concetto che ad esempio Intel ha portato all’estremo con il suo processo produttivo 14nm++. Secondo TSMC, comunque, la lunghezza minima del gate sarebbe pari a circa 25 nm: al di sotto di questa soglia le performance cominciano a risentirne.

I FinFET sono transistor tri-gate: il canale che mette in comunicazione source e drain (i componenti fondamentali di un transistore MOSFET insieme con il gate) viene portato al di sopra del piano del silicio formando una pinna (“fin” in inglese) che porta numerosi vantaggi rispetto ai precedenti schemi costruttivi.
Il canale di comunicazione così progettato offre un maggiore controllo pur introducendo altri problemi come lo spazio minimo tra le pinne per ogni processo litografico. Ridurre le dimensioni del gate comporta che lo spazio per le pinne sia sempre più ridotto, soprattutto quando il processo litografico viene portato all’estremo, con una miniaturizzazione sempre più spinta.

L’evoluzione: i nuovi transistor gate-all-around ovvero GAA (Nanosheet)

Nei GAAFET vengono utilizzati dei “nanocollegamenti” tra source e drain; inoltre, il transistor viene dimensionato in maniera tale che il gate sia posizionato al di sotto del canale, non soltanto nelle parti superiore e laterali. Il fine ultimo è quello di impilare verticalmente le estremità del transistor anziché solamente di lato (da qui il termine Nanosheet per la somiglianza dello schema con le pagine di un libro).

Fonte dell’immagine: IMEC

La necessità di superare i limiti fa sì che gli ingegneri esplorino altre opzioni che, spesso, in passato erano state scartate a causa della loro maggiore complessità.

Nel caso dei GAAFET, i transistor utilizzeranno strati alternati di silicio e SiGe (composto formato da silicio e germanio) insieme con un apposito “distanziatore” che definisce la larghezza del gate.

Il vantaggio dei GAAFET consiste nel fatto che le dimensioni del gate possono essere ridotte significativamente rispetto agli attuali 25 nm. Secondo le prime valutazioni degli esperti, nonostante le aziende non abbiano ancora condiviso dati tecnici, il gate potrebbe porsi al di sotto dei 10 nm.

Altre tecnologie alternative sono attualmente in fase di sviluppo ma tutti concordano ormai sul fatto che l’impilamento verticale degli strati è la via da seguire che renderà i transistor di oggi completamente obsoleti, consentendo prestazioni molto più elevate nei processori e nelle memorie del futuro.